A futura arquitetura de CPU Alder Lake-S da INTEL apresentará a linha de cache CLDEMOTE …

Foi lançada a versão gráfica do driver

De acordo com um recente Tweet publicado por @ InstLatX64, a futura micro arquitetura ALDER LAKE da INTEL oferecerá suporte a um novo conjunto de instruções que pode ajudar a acelerar o desempenho do cache do processador. Isso é chamado CLDEMOTE, ou “rebaixamento da linha de cache”.

Além do Alder Lake, os futuros núcleos Xeon “Sapphire Rapids” da Intel e os modelos “Tremont” de baixa potência também apresentarão esse novo conjunto de instruções. Mas estamos mais interessados ​​na série de processadores para desktop ALDER Lake-S.

Então, por que isto é importante ? Bem, não é aquele relevante se você não é um entusiasta de “cache ou CPU”, mas é uma mudança / alteração relativamente importante na filosofia de “design de instruções”, que pode realmente ajudar no desempenho geral da CPU.

Você pode pular a leitura deste artigo se o achar de natureza muito técnica.. Conforme definição, A instrução CLDEMOTE indica ao hardware que a linha de cache que contém o endereço linear deve ser movida (“rebaixada”) do (s) cache (s) mais próximo (s) do núcleo do processador para um nível mais distante do núcleo do processador. Isso pode acelerar os acessos subseqüentes à linha por outros núcleos no mesmo domínio de coerência, especialmente se a linha foi escrita pelo núcleo que a rebaixa.

O sistema operacional / sistema operacional informa ao núcleo do processador que um conteúdo específico de um cache (por exemplo, linha de cache) não é necessário no cache de nível inferior que fica próximo a esse núcleo e pode ser facilmente “rebaixado” para um nível de cache mais alto, mas sem voltar à memória do sistema principal.

A instrução CLDEMOTE é uma dica para o hardware de que pode ajudar o desempenho a mover uma linha de cache dos níveis de cache “mais próximos” do núcleo para um nível de cache “mais distante” do núcleo.

As instruções CLDEMOTE ou “Cache Line Demote” são usadas para que o sistema operacional possa informar ao núcleo do processador que linha específica no cache não é mais necessária e seu conteúdo pode ser movido para outro local. No entanto, não diretamente na memória operacional principal, mas ainda no cache do processador, em níveis mais altos (de L1 a L2 e de L2 a L3).

Além disso, o CLDEMOTE permitirá uma transferência mais rápida de carga (encadeamentos de processo) entre núcleos individuais, precisamente porque eles poderão recuperar imediatamente os dados relevantes do cache L3 compartilhado. Supõe-se que isso signifique um impacto positivo no desempenho, mas não saberemos o quão significativo.

Diferentemente das instruções CLFLUSH, CLFLUSHOPT e CLWB, o CLDEMOTE não garante a gravação de dados modificados na memória. A instrução CLDEMOTE pode ser ignorado por hardware em certos casos e não é uma garantia. A instrução CLDEMOTE pode ser usada em todos os níveis de privilégio. Em certas implementações de processador, a instrução CLDEMOTE pode definir o bit A, mas não o bit D nas tabelas de páginas. Se a linha não for encontrada no cache, a instrução será tratada como um NOP.

Existem dois casos de uso:

  • Controle de localidade temporal: Espera-se que a linha de cache seja reutilizada, mas não tão cedo que ela permaneça no cache mais próximo / menor.
  • Otimização de intervenção de cache em cache: Espera-se que a linha de cache seja acessada em breve por um núcleo diferente, e as intervenções de cache em cache poderão ser mais rápidas se os dados não estiverem nos níveis mais próximos do cache.

Existem alguns benefícios desse recurso, o CLDEMOTE. Primeiro, ele pode ajudar a liberar o cache de nível inferior, como L1 e L2, que são dedicados ao núcleo da CPU, movendo as linhas de cache para o cache de último nível, que é L3 na maioria dos casos. Também ajuda com a carga a ser movida entre os núcleos, empurrando as linhas de cache para L3. O L3 é compartilhado entre diferentes núcleos, para que também pudesse ser capturado por um núcleo vizinho.

As CPUs Alder Lake podem ser as primeiras peças de desktop de 10 nm da Intel, apresentando um design de arquitetura híbrida. O Intel Alder Lake-S será sucessor do Comet Lake-S e contará com um novo soquete LGA 1700. Esse soquete terá suporte para pelo menos três gerações de CPUs Intel. Mais importante, espera-se que o Alder Lake-S apresente um novo núcleo grande / núcleo pequeno arquitetura, com os núcleos Golden Cove e Gracemont.

Alder Lake-S será a primeira arquitetura Intel a oferecer a abordagem big.LITTLE da ARM para processadores de desktop. Essas próximas CPUs estariam apresentando até 16 núcleos, nos quais 8 seriam ‘Big’, e o restante usaria a arquitetura ‘Small’.

Segundo um relatório, especula-se agora que essas arquiteturas são Golden Cove (Sucessor de Willow Cove) e Gracement (Sucessor Tremont), respectivamente. Espera-se que Willow Cove apareça na próxima série de processadores Rocket Lake-S. O soquete LGA 1700 está recebendo suporte para 3 gerações de CPUs Intel. Isso é algo novo para a INTEL, porque a empresa é conhecida por oferecer suporte a uma vida útil curta do soquete até agora. Esses rumores indicam que o soquete LGA1700 da Intel competirá com o soquete AM5 da AMD em termos de longevidade da plataforma.

0 Shares